Linux Kernel: Sicherheitslücke (CVE-2026-97620)

Was ist betroffen, was ist zu tun

Im Linux-Kernel wurde die folgende Schwachstelle behoben: drm/xe: LSC untypisierten L1-Dataport-Cache nach rcs/ccs-Batches leeren emit_render_cache_flush() setzt PIPE_CONTROL0_HDC_PIPELINE_FLUSH, um den L2/HDC-Daten-Cache vor der Signierung der Sperre zu leeren, fordert jedoch nie das Leeren des LSC untypisierten L1-Dataport-Caches über den 'Untyped Data-Port Cache Flush Enable'-Bit in PIPE_CONTROL DWord0[11] an. Laut Bspezifikation wird im 3D-Pipeline-Modus der HDC-Pipeline-Flush dokumentiert, um auch den untypisierten L1-Cache zu leeren/invalide zu machen, jedoch nur abhängig davon, wie HDC_CHICKEN0[13:11] programmiert ist.

Aktualisieren Sie Linux Kernel auf Version 6.12.112, Linux Kernel auf Version 6.18.53, Linux Kernel auf Version 7.2.7.

Betroffen

• Linux Kernel lt 6.8..6.12.112
• Linux Kernel lt 6.13..6.18.53
• Linux Kernel lt 6.19..7.2.7

Behoben in

• Linux Kernel 6.12.112
• Linux Kernel 6.18.53
• Linux Kernel 7.2.7
• Linux Kernel 7.3

Unklar, ob und wie Sie betroffen sind? Frage zu dieser Schwachstelle stellen

Metriken

Erkennungsregeln

Für diese Schwachstelle liegt noch keine NEOSEC-Erkennungsregel vor.

Einordnung nach NIS2 und CRA

Regelbasierte Einordnung aus Ausnutzungsstatus und Schweregrad. Sie ersetzt keine Prüfung im Einzelfall.

NIS2

NIS2 ist die EU-Richtlinie (EU) 2022/2555 zur Erhöhung des Cybersicherheitsniveaus in der Union. Sie weitet Pflichten gegenüber der ersten NIS-Richtlinie deutlich aus: mehr Sektoren, verbindliches Risikomanagement, gestufte Meldepflichten und persönliche Verantwortung der Geschäftsleitung.

Im Glossar lesen

Behandeln Sie die Schwachstelle im regulären Schwachstellenmanagement nach Art. 21 Abs. 2 lit. e NIS2.

CRA

Der CRA ist die EU-Verordnung (EU) 2024/2847 mit horizontalen Cybersicherheitsanforderungen an „Produkte mit digitalen Elementen“ — von Industriesteuerungen über Software bis zu vernetzten Verbrauchergeräten. Erstmals müssen Hersteller Sicherheit über den gesamten Produktlebenszyklus gewährleisten, Schwachstellen behandeln und Sicherheitsupdates bereitstellen.

Im Glossar lesen

Ab dem 11.12.2027 verpflichtet Anhang I Teil II CRA Hersteller betroffener Produkte mit digitalen Elementen, Schwachstellen unverzüglich zu behandeln und Sicherheitsupdates bereitzustellen.

ISO/IEC 27001

ISO/IEC 27001 ist der international führende Standard für ein Informationssicherheits-Managementsystem (ISMS). Er beschreibt einen risikobasierten, prozessorientierten Rahmen, um Informationssicherheit systematisch zu planen, umzusetzen, zu überprüfen und zu verbessern.

Im Glossar lesen

Maßnahme A.8.8, Management technischer Schwachstellen: Relevanz für Ihre Systeme bewerten, Behebung einplanen und nachweisen.

Beschreibung

Im Linux-Kernel wurde die folgende Schwachstelle behoben: drm/xe: LSC untypisierten L1-Dataport-Cache nach rcs/ccs-Batches leeren emit_render_cache_flush() setzt PIPE_CONTROL0_HDC_PIPELINE_FLUSH, um den L2/HDC-Daten-Cache vor der Signierung der Sperre zu leeren, fordert jedoch nie das Leeren des LSC untypisierten L1-Dataport-Caches über den 'Untyped Data-Port Cache Flush Enable'-Bit in PIPE_CONTROL DWord0[11] an. Laut Bspezifikation wird im 3D-Pipeline-Modus der HDC-Pipeline-Flush dokumentiert, um auch den untypisierten L1-Cache zu leeren/invalide zu machen, jedoch nur abhängig davon, wie HDC_CHICKEN0[13:11] programmiert ist. Ab MTL hält diese Kopplung zwischen HDC-Pipeline-Flush und dem untypisierten L1-Cache-Flush in der Praxis nicht mehr, unabhängig davon, wie HDC_CHICKEN0 programmiert ist, sodass es auf neueren Plattformen wie BMG nicht sicher ist, darauf zu vertrauen. Mesas Vulkan-Treiber (anv) ging davon aus, dass der Kernel beide Caches zwischen den Einreichungen leert, und stieß auf benutzer-sichtbare Korruption in Anwendungen wie Llama.cpp aufgrund dieser Lücke; es arbeitet nun darum herum, indem es beide Caches erneut aus dem Benutzerraum am Ende jedes Befehlsbuffers leert. Die Korrektheit zwischen Einreichungen in der gleichen Warteschlange ist die Verantwortung des Benutzerraums und gehört zu Mesa, nicht zum Kernel. Für die Sicherheit müssen wir jedoch sicherstellen, dass veraltete Daten nicht durch den untypisierten L1-Dataport-Cache durchsickern, sobald der Speicher zurückgegeben oder verworfen wird, was erfordert, dass der KMD ihn vor der Wiederverwendung des Speichers leert. Vor MTL konnte HDC_CHICKEN0 programmiert werden (wie bereits für DG2 über Wa_22010960976/Wa_14013347512), um HDC-Pipeline-Flush zuverlässig mit dem untypisierten L1-Cache-Flush zu koppeln, sodass diese Plattformen unbeeinflusst sind. Mesas eigener anv-Treiber stellte fest, dass auf MTL die HW die beiden unabhängig davon trennte, wie HDC_CHICKEN0 programmiert war, und konnte das alte Verhalten nicht durch manuelles Schreiben des Registers zurückbringen; siehe Mesa-Commit 7c2ff46a4fc3 ("anv: verhindere nicht L1 untypisierten Cache-Flush im 3D-Modus"). Der Kernel kann auf MTL ebenfalls nicht zuverlässig das Leeren vom CS anfordern, daher beschränken wir das neue PIPE_CONTROL-Bit auf GRAPHICS_VERx100 >= 2000 (Xe2 und später), wo es verlässlich ist. Setze PIPE_CONTROL0_UNTYPED_DATAPORT_CACHE_FLUSH zusammen mit PIPE_CONTROL0_HDC_PIPELINE_FLUSH in emit_render_cache_flush() auf Xe2 und später, damit der L1-Daten-Cache vor der Wiederverwendung des Speichers als sauber bekannt ist, ohne auf das plattform-spezifische, nicht dokumentierte Verhalten von HDC_CHICKEN0 angewiesen zu sein. Bspezifikation: 56551 (aus dem Commit 434514b6fe731e873808297c268fc52cdf4a1ce6 gepflückt)

Quelle: Debian Security Advisories, BSI WID Portal, BSI CSAF, cvelistv5, NVD (NIST)

Quellen & Referenzen

• git.kernel.orgstable/c/fab569a69c3ae9beced68307e36048efa2709bec
• git.kernel.orgstable/c/92393fc5227b2b701f2b1530c9cd6dac6ee90b71
• git.kernel.orgstable/c/f5fcf7e638b904397ec0f66d3ea6766ef0cfe25b
• git.kernel.orgstable/c/d73975c121f56fe3fcbbfcfe3ea8853b9f597ab3

Re-Analyse & Statuswechsel

Chronologie der NVD-Audit-Events für diese CVE – Reanalyses, CVSS-Updates, CPE-Diffs.

1. CVE Modified19.10.2026416baaa9-dc9f-4396-8d5f-8c081fb06d67

   • Affected: nachher Affected value modified. <a href="https://github.com/CVEProject/cvelistV5/blob/main/cves/2026/97xxx/CVE-2026-97620.json">CVE-2026-97620</a>

2. CVE Modified03.10.2026416baaa9-dc9f-4396-8d5f-8c081fb06d67

   • Affected: nachher Affected value modified. <a href="https://github.com/CVEProject/cvelistV5/blob/main/cves/2026/97xxx/CVE-2026-97620.json">CVE-2026-97620</a>
   • Reference: nachher https://git.kernel.org/stable/c/d73975c121f56fe3fcbbfcfe3ea8853b9f597ab3

3. New CVE Received25.09.2026416baaa9-dc9f-4396-8d5f-8c081fb06d67

   • Description: nachher In the Linux kernel, the following vulnerability has been resolved: drm/xe: Flush LSC untyped L1 dataport cache after rcs/ccs batches emit_render_cache_flush() sets PIPE_CONTROL0_HDC_PIPELINE_FLUSH to flush the L2/HDC data cache before fence signalling, but it never requests a flush of the LSC untyped L1 data cache via the 'Untyped Data-Port Cache Flush Enable' bit in PIPE_CONTROL DWord0[11]. Per the Bspec, in 3D pipeline mode HDC Pipeline Flush is documented to also flush/invalidate the untyped L1 cache, but only depending on how HDC_CHICKEN0[13:11] is programmed. Starting with MTL, this coupling between HDC Pipeline Flush and the untyped L1 cache flush no longer holds in practice, regardless of how HDC_CHICKEN0 is programmed, so relying on it is not safe on newer platforms such as BMG. Mesa's Vulkan driver (anv) has been assuming the kernel flushes both caches between submissions, and hit user-visible corruption in apps such as Llama.cpp because of this gap; it now works around it by flushing both caches again from userspace at the end of every command buffer. Correctness between submissions on the same queue is userspace's responsibility and belongs in Mesa, not the kernel. However, for security we must ensure stale data can't leak through the untyped L1 dataport cache once memory is reclaimed or evicted, which requires the KMD to flush it before releasing memory for reuse. Prior to MTL, HDC_CHICKEN0 could be programmed (as already done for DG2 via Wa_22010960976/Wa_14013347512) to reliably keep HDC Pipeline Flush coupled to the untyped L1 cache flush, so those platforms are unaffected. Mesa's own anv driver found that on MTL the HW disconnected the two independently of how HDC_CHICKEN0 is programmed, and could not bring the old behavior back even by writing the register by hand; see Mesa commit 7c2ff46a4fc3 ("anv: don't prevent L1 untyped cache flush in 3D mode"). The kernel can't reliably request the flush from the CS on MTL either, so restrict the new PIPE_CONTROL bit to GRAPHICS_VERx100 >= 2000 (Xe2 and later), where it can be relied on. Explicitly set PIPE_CONTROL0_UNTYPED_DATAPORT_CACHE_FLUSH together with PIPE_CONTROL0_HDC_PIPELINE_FLUSH in emit_render_cache_flush() on Xe2 and later, so the L1 data cache is known clean before memory is released for reuse, without depending on undocumented platform-specific HDC_CHICKEN0 behavior. Bspec: 56551 (cherry picked from commit 434514b6fe731e873808297c268fc52cdf4a1ce6)
   • Affected: nachher New affected value received. <a href="https://github.com/CVEProject/cvelistV5/blob/main/cves/2026/97xxx/CVE-2026-97620.json">CVE-2026-97620</a>
   • Reference: nachher https://git.kernel.org/stable/c/92393fc5227b2b701f2b1530c9cd6dac6ee90b71
   • Reference: nachher https://git.kernel.org/stable/c/f5fcf7e638b904397ec0f66d3ea6766ef0cfe25b